Technical Lead for Wireless IP
YADRO
ГибридБолее 5 летМоскваСанкт-ПетербургМинскНижний Новгород Алгоритмы и структуры данныхASICFPGARTLVerilogC++
AI-саммари
В департамент процессорных архитектур YADRO нужен ведущий инженер для разработки DSP-блоков IP для SoC беспроводной связи: архитектура, алгоритмы обработки сигналов, дизайн и верификация. Требуются 10+ лет в DSP и FPGA, знание теории ЦОС и SystemVerilog, опыт C/C++. Предстоит ставить задачи команде и наставлять младших инженеров.
Обязанности
- Определение архитектуры и микроархитектуры цифровых блоков.
- Разработка алгоритмов цифровой обработки сигналов.
- Участие во всем спектре работ по дизайну и верификации IP цифровой обработки сигналов для применения в SoC беспроводной связи последнего поколения;
- Наставничество младших инженеров.
- Постановка и контроль выполнения командой задач.
- Подготовка отчётов и презентаций.
Требования
- Опыт 10+ лет в качестве DSP разработчика с применением FPGA или смежных областях.
- Твердое знание теории цифровой обработки сигналов и принципов и техник цифрового дизайна.
- Знание и практический опыт в маршруте проектирования цифровых IP блоков с применением FPGA или под ASIC.
- Практический опыт и знание языка описания аппаратуры SystemVerilog для разработки и верификации.
- Опыт разработки моделей и имплементаций на языке C/C++.
О компании
Департамент разработки процессорных архитектур YADRO ведёт разработку процессорных IP ядер RISC-V для использования в составе серверных, сетевых продуктов, систем хранения данных, планшетов и других устройств.
Источник: careers.yadro.com (YADRO) 30 августа 2026